bởi huyhoang | Th7 26, 2025 | Chia Sẻ Và Định Hướng Vi Mạch
1. SystemVerilog và UVM là gì và tại sao lại quan trọng đến vậy? SystemVerilog là ngôn ngữ mở rộng từ Verilog, dùng để mô tả hành vi và kiểm thử trong thiết kế vi mạch. Còn UVM (Universal Verification Methodology) là một chuẩn khung (framework) giúp tổ chức việc viết...
bởi huyhoang | Th7 24, 2025 | Kiến Thức Vi Mạch
Hôm nay, hãy cùng ICTC – IC Training Center Vietnam tìm hiểu về một chủ đề thú vị trong lĩnh vực Thiết kế số: Tại sao trong synthesis, công cụ lại ưu tiên dùng MUX thay vì dùng tổ hợp các cổng logic đơn lẻ? Trong Verilog, các cấu trúc điều kiện...
bởi huyhoang | Th7 22, 2025 | Kiến Thức Vi Mạch
1. Decoupling capacitor – hình ảnh quen thuộc trên mọi PCB Khi làm việc với vi điều khiển hoặc bất kỳ mạch số nào trên PCB, bạn sẽ dễ dàng nhận thấy một tụ gốm nhỏ được đặt rất gần chân cấp nguồn, nối giữa VCC và GND. Tụ này được gọi là decoupling capacitor. Mặc dù...
bởi huyhoang | Th7 21, 2025 | Chia Sẻ Và Định Hướng Vi Mạch
1. Câu hỏi quen thuộc trong các buổi workshop DV Đây là một câu hỏi mà rất nhiều bạn sinh viên, đặc biệt là những bạn định hướng theo vị trí Design Verification (DV), thường đặt ra trong các buổi talkshow và workshop của ICTC – IC Training Center Vietnam. Nghe...
bởi huyhoang | Th7 21, 2025 | Khoa-Hoc-PD, Kiến Thức Vi Mạch
Ở hai bài trước, chúng ta đã tìm hiểu về thiết kế vật lý – Physical Design là gì, cũng như các bước trong quy trình thiết kế. Chắc là các bạn đã có một chút khái niệm cũng như hình dung rõ ràng hơn về công việc này rồi đúng không? Hôm nay chúng ta sẽ đổi gió một...
