Quiz tuần trước khá nhẹ, nên cuối tuần này cùng mình và Học Vi Mạch Cùng ICTC đổi gió với một quiz khó hơn một chút về OOP và inheritance trong SystemVerilog.
Class, inheritance và method override là những khái niệm xuất hiện rất thường xuyên trong verification, đặc biệt khi làm với UVM. Tuy nhiên, với người mới (và thậm chí cả người đã code một thời gian), việc hiểu method nào thực sự được gọi ở runtime không phải lúc nào cũng rõ ràng.
Khi simulation chạy, output nào sẽ được in ra?

















