Khi TSMC đang tăng tốc với quy trình 3nm của mình, những cuộc thảo luận bắt đầu chuyển sang xoay quanh các process tiếp theo của công ty này: 2nm và 1.4nm. Một báo cáo mới cho biết TSMC đã đặt mục tiêu ra mắt cho những node mới này, cụ thể công nghệ 2nm sẽ xuất hiện vào năm 2025 và 1.4nm bắt đầu xuất hiện vào khoảng năm 2027. Apple, như thường lệ, có lẽ vẫn sẽ là khách hàng đầu tiên cho cả hai node, giống như 5nm và 3nm.
Thông tin mới về lộ trình của TSMC đến từ Digitimes. Thông tin này nói rằng việc sản xuất thử nghiệm 2nm sẽ bắt đầu vào cuối năm nay, và sản xuất hàng loạt có thể sẽ bắt đầu vào năm 2025. Công ty cuối cùng sẽ bắt đầu sản xuất 1.4nm vào khoảng năm 2027. Các mốc thời gian này có thể sẽ thay đổi tùy thuộc vào các điều kiện khách quan và chủ quan. Ví dụ như một trận động đất ở Đài Loan vào tuần trước đã làm gián đoạn hoạt động của TSMC trong thời gian ngắn, làm dấy lên những lo ngại về những nguy cơ không thể dự đoán trên hòn đảo này. Và còn nguy cơ về địa chính trị, những xung đột giữa Đài Loan và Trung Quốc đại lục cũng có thể ảnh hưởng đến hoạt động của công ty. TSMC đã nhận ra những điều này và đang lên kế hoạch bằng cách di chuyển một số node tiên tiến của mình sang Mỹ.
Báo cáo cho biết TSMC sẽ sản xuất một số vi mạch 2nm tại cơ sở ở Arizona của mình. Điều này dường như sẽ giúp chia sẻ gánh nặng với trụ sở chính tại Đài Loan. Đây là một điểm mới đi ngược với các quy luật trước đây, khi mà các node tiên tiến nhất của TSMC luôn được đặt tại Đài Loan. Trước đây đã có báo cáo cho biết TSMC sẽ duy trì sản xuất 2nm tại Đài Loan, nhưng có lẽ công ty đã thay đổi ý định này. Theo báo cáo, TSMC sẽ cung cấp các wafer 2nm đầu tiên của mình, gọi là N2 cho khách hàng vào năm 2025, và sau đó cung cấp một phiên bản nâng cấp vào năm 2026 được gọi là N2P.
Việc chuyển sang 2nm là một bước tiến lớn đối với TSMC vì công ty này cuối cùng sẽ phải từ bỏ FinFET và chuyển sang công nghệ gate-all-around (GAA) nanosheet transistors. Trước đó, công ty đã tuyên bố sẽ không sử dụng công nghệ “backside power delivery” (công nghệ giúp tối ưu hóa hiệu suất logic dựa vào những kĩ thuật tiên tiến trong quy trình lithography, etching, polishing và bonding) cho tới khi N2P ra mắt. Điều này sẽ làm TSMC đi chậm hơn hai năm so với Intel, dự kiến sẽ giới thiệu tính năng này trong quy trình 20A cho Arrow Lake trong năm nay. TSMC sẽ thêm một biến thể thứ ba của 2nm sau N2P được gọi là N2X, sẽ dành cho các ứng dụng tính toán hiệu năng cao.
Nếu Intel có thể đạt ra mắt công nghệ trên vào cuối năm nay, họ sẽ gây ra sức ép cực lớn lên TSMC. Điều này có thể thúc đẩy TSMC nhanh chóng hơn một chút trong cuộc chạy đua khốc liệt về công nghệ này. Intel mới đây cũng đã khởi động máy High-NA lithopgrapghy đầu tiên trên thế giới cho quy trình 1.4nm của mình, dự kiến ra mắt vào khoảng năm 2026, trong khi TSMC vẫn đang sử dụng EUV cho đến bây giờ. Vì vậy cuộc chiến giữa hai công ty này sẽ trở nên gay gắt hơn vào cuối năm 2024 và năm 2025.
Nguồn: extremetech.com
———–
