Có một câu hỏi mà gần như ai bước vào lĩnh vực VLSI cũng từng thắc mắc: Tại sao trong thiết kế vi mạch lại có quá nhiều con số nm, và khi con số đó giảm xuống thì thực sự điều gì thay đổi?
Nhiều người mới thường nghĩ rất đơn giản rằng nm chính là kích thước của transistor. Cách hiểu này không sai trong quá khứ. Ở các node như 90nm, 65nm, 45nm, tên công nghệ vẫn còn liên quan khá sát tới chiều dài kênh transistor hoặc một kích thước vật lý quan trọng nào đó. Khi chuyển từ 90nm xuống 65nm, rồi xuống 45nm, transistor thực sự nhỏ đi theo đúng nghĩa vật lý.
Tuy nhiên, từ khoảng 28nm trở xuống, mối liên hệ này bắt đầu không còn đúng nữa. Các node như 14nm, 10nm, 7nm, 5nm hay 3nm ngày nay không còn là một con số đo trực tiếp của bất kỳ kích thước transistor nào. Nó chỉ là tên gọi của một thế hệ công nghệ. Con số nm lúc này phản ánh tổng hợp nhiều yếu tố như mật độ transistor, hiệu năng, mức tiêu thụ điện, kiến trúc transistor, công nghệ quang khắc, cũng như độ phức tạp của toàn bộ quy trình thiết kế. Vì vậy mới có chuyện hai foundry khác nhau cùng gọi là 7nm nhưng mật độ transistor lại không giống nhau.
Vậy nếu nm không còn là kích thước thực nữa, thì khi node shrink (thu nhỏ node công nghệ), điều gì thực sự thay đổi?
Khi chuyển từ node này sang node nhỏ hơn, ví dụ từ 28nm xuống 14nm rồi xuống 7nm, điều đầu tiên thay đổi là mật độ. Số lượng transistor trên một đơn vị diện tích tăng lên, standard cell nhỏ hơn, placement chặt hơn, và cùng một diện tích silicon có thể chứa nhiều logic hơn. Đây là lý do các chip CPU, GPU hay AI accelerator luôn cố gắng dùng node tiên tiến nhất, vì mật độ cao giúp tăng hiệu năng trên mỗi mm vuông.
Hiệu năng cũng thường được cải thiện khi node nhỏ hơn. Transistor có kênh ngắn hơn, điện dung nhỏ hơn, nên có thể chuyển mạch nhanh hơn. Điều này cho phép chạy ở tần số cao hơn hoặc đạt cùng tần số với điện áp thấp hơn. Tuy nhiên trong thực tế, việc đạt được lợi ích này không hề tự động. Ở node càng nhỏ, việc close timing càng khó, và nhiều khi phần lớn công sức của team không phải là thiết kế logic mà là xử lý các vấn đề về timing, variation và signoff.
Về mặt lý thuyết, node nhỏ hơn cũng giúp giảm dynamic power vì có thể giảm điện áp. Nhưng đi kèm với đó là một vấn đề lớn hơn: leakage. Khi transistor quá nhỏ, việc kiểm soát dòng rò trở nên khó khăn, và leakage power có thể chiếm một phần rất lớn trong tổng công suất. Ở các node cũ, dynamic power thường là vấn đề chính. Ở các node tiên tiến, leakage và static power mới là thứ khiến thiết kế đau đầu.
Điều mà nhiều người không nhận ra là độ phức tạp tăng lên rất nhanh khi node giảm. Số lượng design rule nhiều hơn, số lượng corner nhiều hơn, variation nhiều hơn, runtime của tool dài hơn, bộ nhớ cần nhiều hơn, signoff mất nhiều thời gian hơn. Sự khác biệt giữa 28nm và 7nm không chỉ là nhỏ hơn một chút, mà là khác nhau cả một cấp độ về độ khó. Chính vì vậy mới có câu nói rằng shrink node không phải là cải tiến miễn phí, mà là đổi lấy rất nhiều công sức thiết kế.
Ngoài ra còn có những trade-off mà người mới thường không được nghe đến. Leakage tăng mạnh, IR drop trở thành vấn đề nghiêm trọng vì mật độ dòng lớn hơn, variation như OCV hay POCV ảnh hưởng rất lớn tới timing, routing congestion nặng hơn vì cell nhỏ nhưng rule chặt hơn, và công nghệ quang khắc phải dùng đến double patterning, triple patterning hoặc EUV. Ở các node tiên tiến, cảm giác không phải là mình đang thiết kế logic nữa, mà là đang tìm cách để vượt qua các giới hạn vật lý.
Ngược lại, khi dùng node lớn hơn, diện tích sẽ tăng và hiệu năng có thể giảm, nhưng thiết kế lại ổn định hơn. Leakage dễ kiểm soát hơn, rule đơn giản hơn, timing dễ predict hơn, và khả năng tapeout thành công cao hơn. Vì vậy rất nhiều chip trong automotive, analog, RF, MCU hoặc IoT vẫn dùng các node như 40nm, 55nm, 65nm, thậm chí 180nm. Không phải vì không thể làm nhỏ hơn, mà vì nhỏ hơn không phải lúc nào cũng tốt hơn.
Nhìn ở góc độ này, con số nm ngày nay không còn đơn thuần là kích thước. Nó thể hiện mức độ phức tạp của process, độ khó của thiết kế, chi phí tapeout, chi phí mask, yêu cầu về tool, và cả kinh nghiệm của team. Mỗi lần shrink node không chỉ là thay đổi công nghệ, mà là bước sang một mức thử thách hoàn toàn khác. Và có lẽ câu hỏi quan trọng nhất không phải là chúng ta đang làm ở node bao nhiêu nm, mà là chúng ta có thực sự hiểu cái giá phải trả mỗi lần shrink node là gì không thôi.
