Mấy nay anh PD lead của Học Vi Mạch Cùng ICTC bận tapeout quá nên giờ mới rãnh viết bài lại. Mời các bạn cùng theo dõi nhé 
—
Trong buổi đầu tiên của lớp PD, khi hỏi vài câu làm quen, mình thấy khá nhiều bạn chưa phân biệt được hai khái niệm về Standard Cell Layout và Physical Design. Mình nghĩ nó cũng khá dễ nhầm lẫn đối với các bạn mới tìm hiểu về VLSI. Vì vậy hôm nay mình viết một bài ngắn để chia sẻ lại một cách dễ hiểu hơn để các bạn có thể hình dung rõ ràng sự khác nhau giữa hai vị trí này nhé.
Trong thiết kế vi mạch số, Standard Cell Layout Engineer và Physical Design (PD) Engineer đều làm việc ở tầng vật lý của con chip, nên việc nhầm lẫn là điều rất dễ hiểu. Tuy nhiên, nếu nhìn kỹ hơn thì phạm vi công việc, mức độ trừu tượng và vai trò kỹ thuật của hai vị trí này lại khác nhau khá rõ. Có thể xem đây là hai bài toán ở hai độ sâu khác nhau của thiết kế VLSI, nhưng lại gắn bó chặt chẽ với nhau để biến ý tưởng logic thành một con chip thật sự chạy được.
Standard Cell Layout Engineer làm việc ở mức transistor và cell cơ bản. Nhiệm vụ chính của họ là thiết kế layout cho các standard cell như inverter, NAND, NOR, flip-flop hay latch. Đây là những khối nhỏ nhất nhưng được sử dụng lặp đi lặp lại hàng triệu lần trong một chip số. Công việc này đòi hỏi phải hiểu sâu về cấu trúc transistor, đặc tính điện của thiết bị, cũng như các luật thiết kế khắt khe của foundry ở từng node công nghệ. Mỗi cell phải vừa đúng chức năng logic, vừa tối ưu diện tích, tốc độ và công suất, đồng thời phải clean hoàn toàn các lỗi DRC/LVS. Kết quả cuối cùng là thư viện standard cell được dùng trong toàn bộ các bước thiết kế phía sau có thể hoạt động đúng và đạt hiệu năng mong muốn. Thực tế, các bài lab ở trường khi bạn layout cổng NAND, NOT hay một mạch nhỏ bằng Cadence Virtuoso hoặc Synopsys Custom Compiler chính là đang tiếp cận rất gần với công việc của Standard Cell Layout Engineer.
Ngược lại, Physical Design Engineer làm việc ở mức cao hơn là block hoặc chip level. Khi RTL đã được tổng hợp thành netlist và thư viện standard cell đã sẵn sàng, PD Engineer chịu trách nhiệm biến mô tả logic đó thành một layout hoàn chỉnh có thể tapeout, tức là gửi đi sản xuất tại foundry. Họ xử lý các bài toán quy mô lớn như floorplanning, placement, clock tree synthesis, routing và timing closure. Yêu cầu chính về mặt kỹ thuật của PD nằm ở việc cân bằng giữa timing, power, nhiễu, IR drop và khả năng sản xuất cho hàng triệu cell và hàng tỷ kết nối metal. Ví von cho dễ hiểu thì Standard Cell Layout giống như bước đúc nên từng viên gạch chắc khỏe, còn PD Engineer sẽ giống như người thợ xây dùng những viên gạch đó để xây nên cả tòa nhà và tối ưu nó để làm sao ngôi nhà vừa chắc, xây dựng vừa nhanh mà vừa tiết kiệm.
Sự khác biệt về phạm vi công việc cũng kéo theo yêu cầu kỹ năng khác nhau. Standard Cell Layout đòi hỏi tư duy chi tiết, kiên nhẫn, cùng nền tảng vững về thiết bị bán dẫn và kỹ năng cơ bản về analog layout, dù sản phẩm cuối cùng là mạch số. Trong khi đó, PD Engineer cần khả năng nhìn tổng thể hệ thống, hiểu sâu về timing, kiến trúc clock, mạng phân phối nguồn và các hiệu ứng vật lý ở quy mô lớn. Hai vai trò này không hề thay thế nhau mà bổ trợ cho nhau: thư viện cell tốt giúp PD dễ đạt timing và power tốt hơn, còn phản hồi từ PD lại giúp đội standard cell layout cải tiến cell cho các thế hệ tiếp theo.
Xét về nhu cầu nhân lực hiện nay, thị trường đang cần Physical Design Engineer nhiều hơn so với Standard Cell Layout Engineer. Hầu hết các công ty thiết kế chip đều phải làm PD cho từng dự án, từng tapeout, trong khi thư viện standard cell thường được phát triển và duy trì bởi một nhóm nhỏ, chuyên sâu hoặc do foundry và các vendor IP lớn đảm nhiệm. Vì vậy, số lượng vị trí PD trên thị trường thường lớn hơn khá nhiều.
Hy vọng qua bài viết này, các bạn có thể hình dung rõ hơn sự khác nhau cơ bản giữa Standard Cell Layout và Physical Design, từ đó lựa chọn được hướng đi phù hợp với sở thích và định hướng nghề nghiệp của mình trong ngành thiết kế vi mạch.
