1. “2 nm” không phải là một tiêu chuẩn tuyệt đối

Trong ngành bán dẫn, “2 nm” thường được nhắc đến như một khái niệm chung bằng từ “tiến trình 2nm”, nhưng thực tế lại không tồn tại một tiêu chuẩn tuyệt đối nào cho con số này. Mỗi nhà sản xuất từ TSMC, Samsung cho đến Intel đều tự định nghĩa “2 nm” theo cách riêng, dựa trên triết lý thiết kế, lộ trình công nghệ và nhu cầu của khách hàng. Chính vì thế, dù cùng mang nhãn 2 nm, ba tiến trình TSMC N2, Samsung SF2 và Intel 18A lại khác nhau đáng kể từ kiến trúc transistor đến hiệu năng thực tế.

2. Hướng đi của TSMC với tiến trình N2

TSMC với tiến trình N2 chọn hướng đi GAAFET dạng nanosheet, đặt mục tiêu tăng mật độ transistor lên khoảng 313 triệu trên mỗi mm vuông, mức cao nhất hiện nay. Lý do nằm ở chỗ TSMC phục vụ các khách hàng lớn trong lĩnh vực di động và trung tâm dữ liệu, nơi diện tích chip đắt đỏ và mật độ cao đồng nghĩa với nhiều tính năng hơn trong cùng một khuôn silicon. Họ ưu tiên sự cân bằng giữa hiệu năng và hiệu suất năng lượng, đảm bảo khả năng sản xuất hàng loạt cao ngay từ giai đoạn đầu thương mại hóa, dự kiến cuối năm 2025.

3. Hướng đi của Samsung với tiến trình SF2

Samsung lại chọn biến thể MBCFET của GAAFET, một thiết kế cho phép linh hoạt điều chỉnh chiều rộng kênh transistor để đáp ứng nhiều phân khúc khách hàng khác nhau. Tuy nhiên, ở thời điểm hiện tại, mật độ của SF2 chỉ khoảng 231 triệu transistor/mm², thấp hơn TSMC. Nguyên nhân đến từ việc Samsung tối ưu tiến trình cho cả chip cao cấp lẫn tầm trung, chấp nhận mật độ thấp hơn để đổi lấy khả năng sản xuất đa dạng.

4. Hướng đi của Intel với tiến trình 18A

Intel 18A mang triết lý khác hẳn. Intel sử dụng biến thể RibbonFET của GAAFET, kết hợp với công nghệ cấp điện từ mặt sau (Backside Power Delivery Network – BSPDN). Quyết định này bắt nguồn từ nhu cầu tối đa hóa hiệu năng đơn nhân và ổn định dòng điện ở tần số cao, thay vì chỉ chạy theo mật độ. Dù mật độ transistor chỉ khoảng 238 triệu/mm², cơ chế BSPDN giúp giảm nhiễu và cải thiện hiệu suất điện, đưa điểm hiệu năng tổng thể của 18A vượt trội so với N2 và SF2 trong các thử nghiệm ban đầu.

5. Sự khác biệt trong định nghĩa thành công

Khác biệt giữa ba tiến trình không chỉ đến từ công nghệ chế tạo, mà còn từ cách mỗi hãng định nghĩa thành công. Với TSMC, thành công là đạt mật độ và năng suất cao nhất để đáp ứng khối lượng đơn hàng khổng lồ. Với Intel, đó là cải thiện hiệu năng và giảm tiêu thụ điện cho các ứng dụng hiệu suất cao. Còn với Samsung, ưu tiên là sự linh hoạt, nhằm thu hút đa dạng khách hàng trong mảng đúc chip.

6. Ý nghĩa thực sự của “2 nm”

Vì vậy, “2 nm” ở đây không còn là kích thước vật lý của transistor, mà là nhãn đại diện cho thế hệ công nghệ mới. Sự khác biệt nằm ở những lựa chọn chiến lược và kỹ thuật của từng hãng. Đó là những yếu tố định hình hiệu năng, chi phí, và thời điểm sản phẩm đến tay người dùng. Khi cả ba cùng bước vào thương mại hóa trong giai đoạn 2025-2026, thị trường sẽ có câu trả lời rõ ràng hơn: liệu mật độ vượt trội của TSMC, hiệu năng tối ưu của Intel hay sự linh hoạt của Samsung sẽ giành lợi thế trong kỷ nguyên 2 nm.