Hôm nay, hãy cũng ICTC – IC Training Center Vietnam lắng nghe một chia sẻ thú vị từ một kỹ sư từng làm việc tại Intel, kể lại trải nghiệm phỏng vấn đầu đời khi mới bước chân vào lĩnh vực thiết kế vi mạch.
Câu hỏi mà anh nhận được tưởng như rất đơn giản: “Tại sao PMOS lại thường được thiết kế lớn hơn NMOS trong một CMOS inverter?” Chính từ câu hỏi ấy, anh bắt đầu nhận ra rằng, đằng sau mỗi cổng logic cơ bản là cả một câu chuyện về vật lý, kỹ thuật và những đánh đổi đầy tính chiến lược trong thiết kế.
—
Tôi vẫn nhớ như in câu hỏi đầu tiên mà người phỏng vấn ở Intel đã hỏi tôi. Anh ấy mỉm cười và nói:
“Này, tại sao PMOS trong một CMOS inverter lại thường lớn hơn NMOS?”
Tôi hơi khựng lại. Tôi nghĩ mình biết. Tôi đã học CMOS inverter trong môn thiết kế số rồi mà. Tôi biết rõ sơ đồ mạch, biết inverter gồm một NMOS và một PMOS, biết đầu vào là 1 thì đầu ra sẽ là 0 và ngược lại. Nhưng khi câu hỏi xoáy sâu vào lý do về kích thước transistor, tôi bỗng thấy mình không còn chắc chắn nữa. Tôi chưa từng thật sự tự hỏi: “Tại sao lại thiết kế như vậy?”
Tôi bắt đầu suy nghĩ. Trong inverter, NMOS dùng để kéo ngõ ra xuống mức thấp, còn PMOS thì kéo ngõ ra lên mức cao. Về mặt chức năng, chúng đối xứng.
Tôi nhớ lại một điều mà mình từng đọc lướt qua trong tài liệu: electron – hạt mang chính trong NMOS, có tính di động (mobility) cao hơn nhiều so với lỗ trống (hole) trong PMOS. Có tài liệu nói cao hơn gấp đôi, có chỗ bảo gấp ba. Dù con số chính xác là bao nhiêu, điều rõ ràng là: với cùng một kích thước và điện áp, NMOS luôn dẫn dòng tốt hơn PMOS.
Lúc này tôi nghĩ: nếu cả hai đều có cùng kích thước, thì NMOS sẽ kéo xuống rất nhanh, còn PMOS thì kéo lên rất chậm. Nghĩa là quá trình từ 1 xuống 0 sẽ mượt mà, còn từ 0 lên 1 thì sẽ lề mề, gây lệch thời gian chuyển mạch.
Tôi chợt nhận ra điều đó không chỉ ảnh hưởng tới tốc độ. Nếu tín hiệu không lên được đúng mức trong thời gian yêu cầu, nó có thể làm hỏng cả chuỗi logic phía sau. Nó còn khiến mạch tiêu thụ công suất nhiều hơn, do NMOS và PMOS có thể cùng dẫn trong một khoảng thời gian ngắn, cái mà người ta gọi là short-circuit current. Thậm chí, nếu kéo dài, nó có thể ảnh hưởng đến độ ổn định và độ tin cậy của cả con chip.
Vậy nên, tôi nghĩ, giải pháp hiển nhiên chính là: tăng kích thước PMOS lên. Khi làm PMOS lớn hơn, nó có thể dẫn nhiều dòng hơn, dù tính di động của hole vẫn kém, và như vậy có thể bù lại phần nào sự thua kém so với NMOS. Trong thực tế, người ta thường làm PMOS rộng gấp 2 đến 2.5 lần NMOS, tùy vào công nghệ.
Tôi không nhớ mình đã diễn đạt câu trả lời hôm đó trôi chảy tới đâu. Nhưng sau buổi phỏng vấn, tôi cứ nghĩ mãi về câu hỏi đó. Một câu hỏi tưởng chừng đơn giản, nhưng mở ra cho tôi cả một cách nhìn khác về thiết kế vi mạch.
Tôi nhận ra rằng, hiểu một cổng inverter không chỉ là vẽ đúng sơ đồ hay viết đúng Verilog. Nó là hiểu những “lý do” đằng sau từng thông số, từng quyết định thiết kế, hiểu rằng mỗi transistor dù nhỏ đến đâu, cũng là kết quả của hàng chục năm tối ưu vật lý, công suất, hiệu năng và độ tin cậy.
Từ hôm đó, tôi bắt đầu nhìn các mạch số bằng một con mắt khác.
Và tôi nghĩ, câu hỏi hay nhất không phải là “nó hoạt động như thế nào”, mà là “tại sao nó lại được xây dựng như vậy”.
