Để giúp các bạn hiểu rõ hơn về Design Verification (DV) – một trong những lĩnh vực quan trọng trong ngành IC Design, ICTC sẽ tổ chức một buổi DV Tech Talk nhằm giới thiệu tổng quan về lĩnh vực này cũng như chia sẻ kinh nghiệm học tập và phát triển trong ngành.
Buổi chia sẻ sẽ được host bởi anh Huy Nguyen (7+ YoE – DV Lead Engineer, ICTC Co-founder), với những kinh nghiệm thực tế trong quá trình làm việc trong ngành bán dẫn.
Nội dung Tech Talk:
Tổng quan về Design Verification:
– Design Verification là gì và vai trò trong quy trình thiết kế chip
– Tại sao DV chiếm phần lớn thời gian trong quá trình phát triển IC
Sơ lược về SystemVerilog và UVM:
– Giới thiệu ngắn gọn về SystemVerilog trong verification
– UVM là gì và tại sao UVM trở thành chuẩn trong DV
– Cấu trúc cơ bản của một môi trường verification
Làm sao để học Design Verification hiệu quả:
– Lộ trình học DV dành cho sinh viên
– Những kiến thức nền tảng cần chuẩn bị
Thời gian: Chủ Nhật, 22/03/2026
14:00 – 16:00 (2 PM – 4 PM)
Hình thức: Online
Đối tượng tham dự: Tất cả các bạn sinh viên, học sinh quan tâm đến ngành thiết kế vi mạch.
Hẹn gặp các bạn tại buổi Tech talk nha!
Link đăng ký: ĐĂNG KÍ THAM GIA “ICTC DV TECH TALK”
