bởi huyhoang | Th1 22, 2026 | RTL
Mấy nay 2 anh DV lead với PD lead viết bài nhiều quá nên nay phải viết bài về RTL design cho cân bằng lại mới được . Tính ra nợ bài này cũng lâu rồi, y như cái cách nợ Học Vi Mạch Cùng ICTC lớp RTLA vậy. Mời các bạn xem bài viết về một ngày làm việc...
bởi huyhoang | Th9 21, 2025 | RTL
Bữa trước thấy ICTC Training Center có đố 1 bài về thiết kế RTL để hiển thị một số nhị phân 8-bit ra LED 7 đoạn cathode chung. Để làm được project này thì các bạn cần nắm rõ 5 nội dung sau: Nguyên lý hoạt động của LED 7 đoạn cathode chung Cách chuyển đổi từ số nhị...
bởi huyhoang | Th7 24, 2025 | RTL
Hôm nay, hãy cùng ICTC – IC Training Center Vietnam tìm hiểu về một chủ đề thú vị trong lĩnh vực Thiết kế số: Tại sao trong synthesis, công cụ lại ưu tiên dùng MUX thay vì dùng tổ hợp các cổng logic đơn lẻ? Trong Verilog, các cấu trúc điều kiện...
bởi huyhoang | Th5 22, 2025 | RTL
Trong hành trình học và làm việc với thiết kế số, đặc biệt là khi viết mô tả phần cứng bằng ngôn ngữ Verilog, một trong những điểm cơ bản nhưng gây nhiều nhầm lẫn nhất chính là sự khác biệt giữa hai kiểu gán: blocking và non-blocking. Đây không chỉ là chuyện cú pháp...
bởi huyhoang | Th5 17, 2025 | RTL
1. Latch Inference Trong thiết kế mạch số bằng Verilog, một vấn đề thường gặp là latch inference – hiện tượng công cụ mô phỏng hoặc tổng hợp tự động suy diễn ra một phần tử lưu trữ (latch) mà designer có thể không hề mong muốn. Khi nào latch inference xảy ra?...
bởi Nguyễn Trần Quang Nhật | Th1 21, 2025 | RTL
Lưu ý: Để đọc hiểu bài viết này các đọc giả cần phải biết kiến thức về D Flip-flop và bộ MUX. I. Register (thanh ghi) là gì? Register là một bộ nhớ lưu trữ nhỏ và tạm thời. Đóng vai trò quan trọng trong việc lưu dữ liệu mà CPU yêu cầu để xử lý ngay lập tức. Register...
