MINDSET CẦN THIẾT CHO KĨ SƯ PHYSICAL DESIGN

MINDSET CẦN THIẾT CHO KĨ SƯ PHYSICAL DESIGN

Mấy nay viết về tech nhiều rồi, anh PD lead của Học Vi Mạch Cùng ICTC quyết định đổi gió qua chủ đề khác , cũng quan trọng không kém, đó là mindset của kỹ sư Physical Design. Mời các bạn theo dõi bài viết nhé. Nhiều bạn khi mới tìm hiểu Physical Design thường nghĩ...
Bạn thích làm Standard Cell Layout hay Physical Design hơn?

Bạn thích làm Standard Cell Layout hay Physical Design hơn?

Mấy nay anh PD lead của Học Vi Mạch Cùng ICTC bận tapeout quá nên giờ mới rãnh viết bài lại. Mời các bạn cùng theo dõi nhé  — Trong buổi đầu tiên của lớp PD, khi hỏi vài câu làm quen, mình thấy khá nhiều bạn chưa phân biệt được hai khái niệm về...
BÀI 8: Clock Tree Synthesis Trong Physical Design

BÀI 8: Clock Tree Synthesis Trong Physical Design

Mời các bạn theo dõi bài viết tiếp theo của anh PD lead tại Học Vi Mạch Cùng ICTC nhé. — Ở những bài trước, chúng ta đã tìm hiểu về 2 vấn đề quan trọng trong PD đó là congestion và timing violation. Hôm nay sẽ là chủ đề tiếp theo – CTS. Nếu bạn...
BÀI 6: Khái Niệm Về Congestion Trong Physical Design

BÀI 6: Khái Niệm Về Congestion Trong Physical Design

Một bài viết của anh PD lead tại Học Vi Mạch Cùng ICTC. Đăng giùm hoài riết ai cũng tưởng mình làm PD  –Congestion là một khái niệm quan trọng trong ASIC Design nói chung và PD nói riêng. Trong mấy lớp PD mà mình dạy, mình hay ví von congestion giống...
BÀI 5: Kỹ Sư Physical Design Có Cần Giỏi Lập Trình Không?

BÀI 5: Kỹ Sư Physical Design Có Cần Giỏi Lập Trình Không?

Một bài viết của anh PD lead tại Học Vi Mạch Cùng ICTC. Ảnh ngại đăng quá nên thôi mình đăng giùm vậy  — Đây là câu hỏi mình cũng thường nhận được khi nói chuyện với các bạn trong lớp PD cơ bản, nên hôm nay viết bài này để chia sẻ chung với các bạn...
PI Engineer Là Làm Gì?

PI Engineer Là Làm Gì?

Hôm trước có bạn hỏi câu này cũng hay nên mới đi hỏi anh PD leader tại Học Vi Mạch Cùng ICTC để bưng lên đây cho mọi người cùng tham khảoPI (Physical Implementation) engineer đảm nhiệm vai trò ở khâu Back End trong flow thiết kế chip, nằm ở ranh giới giữa...