bởi huyhoang | Th3 13, 2025 | Kiến Thức Vi Mạch
Trong quy trình kiểm tra thiết kế vi mạch (Design Verification – DV), hai phương pháp phổ biến là Directed Test và Constrained Random Test, mỗi phương pháp có ưu và nhược điểm riêng, phù hợp với các giai đoạn khác nhau trong quá trình kiểm tra. Directed Test là...
bởi Duy Le | Th3 1, 2025 | Kiến Thức Vi Mạch
Câu 1: Bạn nhận được các gói dữ liệu 8-bit, mỗi gói đại diện cho chất lượng của một sản phẩm (từ 0 đến 255). Nhiệm vụ của bạn là liên tục theo dõi hai giá trị chất lượng cao nhất trong số các gói đã nhận. Ví dụ, bạn giám sát một dây chuyền sản xuất: Gói đầu tiên...
bởi Duy Le | Th2 22, 2025 | Kiến Thức Vi Mạch
Bên cạnh việc thiết kế RTL, một giai đoạn cực kỳ quan trọng khác trong chuồi thiết kế chip là Kiểm tra (xác minh) Thiết kế – Design Verification. Design Verification (DV) là gì? DV là quá trình kiểm tra và đảm bảo thiết kế hoạt động đúng với các yêu cầu đề ra...
bởi Đức Lê | Th1 29, 2025 | Kiến Thức Vi Mạch
Trong bài trước, chúng ta đã tìm hiểu sự khác biệt giữa SystemVerilog (SV) và UVM. Vậy làm thế nào để tiếp cận SystemVerilog cho mục đích verification và UVM một cách hiệu quả? Để bắt đầu, bạn nên tập trung vào các khái niệm cốt lõi sau đây: Data Type: bit, logic,...
bởi Đức Lê | Th1 29, 2025 | Kiến Thức Vi Mạch
SerDes là viết tắt của Serializer (Ser) và Deserializer (Des). Một Serializer nhận dữ liệu từ nhiều đường song song và chuyển đổi thành một hoặc ít đường nối tiếp hơn. Ngược lại, một Deserializer nhận dữ liệu nối tiếp từ...
bởi Nguyễn Trần Quang Nhật | Th1 21, 2025 | Kiến Thức Vi Mạch
Lưu ý: Để đọc hiểu bài viết này các đọc giả cần phải biết kiến thức về D Flip-flop và bộ MUX. I. Register (thanh ghi) là gì? Register là một bộ nhớ lưu trữ nhỏ và tạm thời. Đóng vai trò quan trọng trong việc lưu dữ liệu mà CPU yêu cầu để xử lý ngay lập tức. Register...
