bởi Duy Le | Th2 22, 2025 | Kiến Thức Vi Mạch
Bên cạnh việc thiết kế RTL, một giai đoạn cực kỳ quan trọng khác trong chuồi thiết kế chip là Kiểm tra (xác minh) Thiết kế – Design Verification. Design Verification (DV) là gì? DV là quá trình kiểm tra và đảm bảo thiết kế hoạt động đúng với các yêu cầu đề ra...
bởi Đức Lê | Th1 29, 2025 | Kiến Thức Vi Mạch
Trong bài trước, chúng ta đã tìm hiểu sự khác biệt giữa SystemVerilog (SV) và UVM. Vậy làm thế nào để tiếp cận SystemVerilog cho mục đích verification và UVM một cách hiệu quả? Để bắt đầu, bạn nên tập trung vào các khái niệm cốt lõi sau đây: Data Type: bit, logic,...
bởi Đức Lê | Th1 29, 2025 | Kiến Thức Vi Mạch
SerDes là viết tắt của Serializer (Ser) và Deserializer (Des). Một Serializer nhận dữ liệu từ nhiều đường song song và chuyển đổi thành một hoặc ít đường nối tiếp hơn. Ngược lại, một Deserializer nhận dữ liệu nối tiếp từ...
bởi Nguyễn Trần Quang Nhật | Th1 21, 2025 | Kiến Thức Vi Mạch
Lưu ý: Để đọc hiểu bài viết này các đọc giả cần phải biết kiến thức về D Flip-flop và bộ MUX. I. Register (thanh ghi) là gì? Register là một bộ nhớ lưu trữ nhỏ và tạm thời. Đóng vai trò quan trọng trong việc lưu dữ liệu mà CPU yêu cầu để xử lý ngay lập tức. Register...
bởi Đức Lê | Th1 18, 2025 | Kiến Thức Vi Mạch
Semiconductor IP (Intellectual Properties) là các khối chức năng được thiết kế sẵn, đóng vai trò quan trọng trong việc tăng tốc độ phát triển hệ thống trên chip (SoC). Những IP này giúp rút ngắn thời gian thiết kế và đảm bảo chất lượng cho product. Dưới đây là...
bởi Đức Lê | Th1 18, 2025 | Kiến Thức Vi Mạch
Nhiều bạn khi mới tiếp cận thường nhầm lẫn rằng UVM (Universal Verification Methodology) là một ngôn ngữ lập trình. Thực tế, UVM không phải là ngôn ngữ mà là một framework được xây dựng trên nền tảng SystemVerilog. Framework này cung cấp bộ công cụ và hướng dẫn hỗ trợ...
