bởi Huy Nguyễn | Th4 18, 2024 | Kiến Thức Vi Mạch
SystemVerilog là một ngôn ngữ phát triển từ Verilog, được sử dụng chủ yếu trong thiết kế (RTL design) và kiểm tra (DV) hệ thống điện tử số. Đây là một ngôn ngữ mở rộng của Verilog, bổ sung nhiều tính năng mới nhằm hỗ trợ thiết kế phức tạp hơn và kiểm tra hiệu suất cao...
bởi semicolon; | Th4 15, 2024 | Kiến Thức Vi Mạch
I. Mở Đầu Trong quá trình thiết kế chip, có 3 mục tiêu quan trọng mà các kỹ sư thiết kế đều muốn tối ưu chính là: “Power – Performance – Area” hay còn được viết tắt là PPA. Các con chip ngày càng nhỏ, mật độ các bóng bán dẫn được tích hợp trong một con chip ngày càng...
bởi Đức Lê | Th4 12, 2024 | Kiến Thức Vi Mạch
Phần 1. Verilog là gì ? Khái niệm về Verilog. Verilog, được tiêu chuẩn hóa thành IEEE 1364, là ngôn ngữ mô tả phần cứng (hardware description language, viết tắt: HDL) được sử dụng để mô hình hóa các hệ thống điện tử. Nó được sử dụng phổ biến nhất trong...
bởi Đức Lê | Th4 4, 2024 | Kiến Thức Vi Mạch
Hãy tưởng tượng một máy tính như một văn phòng bận rộn. Giống như một văn phòng có các nhân viên khác nhau làm các công việc khác nhau, máy tính có những trợ lý đặc biệt được tạm gọi là “trợ lý phần cứng”. Những trợ lý này rất giỏi trong việc thực hiện các...
bởi Đức Lê | Th3 31, 2024 | Khoa-Hoc-DV, Kiến Thức Vi Mạch, Lộ Trình Vi Mạch
Bài viết này được xây dựng với mục đích cung cấp một số kiến thức, khái niệm cơ bản của quá trình kiểm tra thiết kế chip – design verification. Hi vọng qua bài viết, các bạn học sinh sinh viên sẽ có cơ hội hiểu rõ hơn về công việc này, từ đó giúp các bạn tự tin hơn...
bởi Nguyễn La Thông | Th3 16, 2024 | Kiến Thức Vi Mạch
Trong video ngày hôm nay, chúng ta sẽ xem một đoạn trích ngắn từ khóa đào tạo vi mạch cơ bản ở ICTC về ngôn ngữ Verilog và 1 số khái niệm trong thiết kế vi...
