SRAM (Static Random Access Memory) gần như có mặt trong tất cả các chip digital, nhưng nếu đi sâu vào cấu trúc và cách nó hoạt động, ta sẽ thấy đây là một mạch mang bản chất analog rất rõ ràng.
Trái tim của SRAM là SRAM bitcell, thường là cell 6 transistor (6T), được thiết kế để lưu trữ một bit dữ liệu ổn định trong suốt thời gian cấp nguồn mà không cần refresh.
Về cấu trúc, một SRAM 6T cell gồm hai inverter mắc hồi tiếp chéo để tạo thành một latch, kết hợp với hai transistor truy cập (access transistor) điều khiển bởi wordline. Hai inverter này tạo ra hai nút lưu trữ bổ sung nhau (Q và Q’), mỗi nút vừa là ngõ vào vừa là ngõ ra của inverter còn lại. Chính cấu trúc hồi tiếp này giúp SRAM giữ trạng thái “0” hoặc “1”, miễn là nguồn còn tồn tại.
Về quá trình ghi dữ liệu (write) vào SRAM, khi wordline được kích hoạt, bitline và bitline bar mang dữ liệu cần ghi sẽ áp đặt trạng thái mới lên hai node lưu trữ. Để ghi thành công, transistor truy cập và driver trên bitline phải đủ mạnh để áp đảo được inverter đang giữ trạng thái cũ. Vì vậy, write ability phụ thuộc rất nhiều vào tỷ lệ kích thước giữa access transistor và pull-up/pull-down trong cell, cũng như biên độ điện áp trên bitline.
Về chiều read, trước khi đọc dữ liệu, hai bitline thường được precharge lên cùng một mức điện áp. Khi wordline bật, cell chỉ làm lệch nhẹ điện áp của một trong hai bitline, và sense amplifier sẽ khuếch đại sự chênh lệch rất nhỏ này. Trong quá trình đó, cell phải giữ được trạng thái ban đầu. Nếu thiết kế không tốt, hiện tượng read disturb có thể khiến cell vô tình bị lật bit. Do đó, read stability gắn chặt với noise margin và tỉ lệ sizing giữa pull-down transistor và access transistor.
Thiết kế SRAM cell vì thế không tuân theo những công thức đã được định sẵn. Mọi thứ xoay quanh các trade-off: cell càng ổn định thì càng khó write vào, write càng dễ thì lại càng dễ bị disturb khi read. Thêm vào đó, mismatch transistor, điện dung bitline, sụt áp nguồn và nhiễu đều ảnh hưởng trực tiếp đến hành vi của cell. Chỉ vài millivolt chênh lệch cũng có thể quyết định việc một bit được giữ lại hay bị mất.
Vậy quay lại với câu hỏi đầu bài: “thiết kế SRAM thuộc về digital hay analog?”. Về mặt chức năng, SRAM rõ ràng là một khối digital. Nó lưu trữ bit 0/1, có địa chỉ, wordline, bitline, và được tích hợp trong các hệ thống số như CPU hay SoC. Ở mức kiến trúc và hành vi logic, SRAM tuân theo tư duy digital hoàn toàn. Nhưng khi đi xuống mức SRAM cell và mạch ngoại vi, một SRAM bitcell tồn tại nhờ sự cân bằng analog giữa các transistor. Noise margin, read stability, write ability, mismatch, sụt áp nguồn, điện dung bitline… đều là các vấn đề analog thuần túy. Cell không chỉ đúng hay sai, mà là ổn định hay không ổn định.
Vậy nên, ta thấy SRAM được sử dụng như một khối digital, nhưng được thiết kế bằng tư duy analog. Các memory designer giỏi thường có nền tảng analog rất vững, ngay cả khi họ làm việc trong những dự án thuần digital về mặt hệ thống.
