Trong các SoC hiện đại, công suất tiêu thụ đã trở thành ràng buộc thiết kế quan trọng hàng đầu. Hiệu năng có thể đánh đổi, nhưng một thiết kế kém hiệu quả về năng lượng thì gần như không thể chấp nhận, đặc biệt ở các node công nghệ tiên tiến. Vì vậy, kỹ sư VLSI/ASIC cần nắm vững những kỹ thuật nền tảng của low power design. Dưới đây là 4 kỹ thuật thông dụng:
Đầu tiên là clock gating, dựa trên một ý tưởng rất trực quan: không có xung clock thì sẽ không có switching. Khi một khối logic ở trạng thái idle, clock cấp cho các flip-flop bên trong khối đó được tắt đi, nhờ vậy tránh được việc các phần tử tuần tự toggle không cần thiết. Vì clock là nguồn đóng góp lớn nhất cho dynamic power, việc gate clock mang lại hiệu quả tiết kiệm năng lượng gần như tức thì, trong khi vẫn giữ nguyên trạng thái dữ liệu.
Khác với clock gating, power gating đi xa hơn bằng cách cắt hẳn nguồn cấp cho một khối mạch. Thông qua các sleep transistor, VDD hoặc GND được ngắt khi khối đó không hoạt động trong thời gian dài, từ đó gần như triệt tiêu leakage power. Đổi lại, power gating đòi hỏi các cơ chế bổ trợ như isolation cell, retention cell nếu cần giữ trạng thái, và chấp nhận một độ trễ nhỏ khi đánh thức khối mạch. Trong bối cảnh leakage ngày càng chiếm tỷ trọng lớn ở các node nhỏ, power gating trở thành kỹ thuật gần như bắt buộc.
Cách thứ 3 là Multi-VDD design. Đây là cách tiếp cận dựa trên sự phân hóa về yêu cầu hiệu năng trong một SoC. Không phải khối nào cũng cần chạy ở điện áp cao nhất. Những khối critical về timing có thể dùng VDD cao để đảm bảo tốc độ, trong khi các khối ít quan trọng hơn được hạ điện áp để tiết kiệm công suất. Do dynamic power tỉ lệ với bình phương điện áp, chỉ cần giảm VDD một chút cũng mang lại lợi ích đáng kể. Tuy nhiên, thiết kế multi-VDD đòi hỏi phải xử lý cẩn thận các miền điện áp khác nhau thông qua level shifter.
Cuối cùng là kỹ thuật DVFS (Dynamic Voltage and Frequency Scaling), một kỹ thuật mang tính động và linh hoạt hơn. Thay vì cố định điện áp và tần số, hệ thống sẽ điều chỉnh chúng theo workload thực tế. Khi tải cao, điện áp và tần số được đẩy lên để đáp ứng hiệu năng; khi tải thấp, cả hai được hạ xuống để giảm công suất tiêu thụ. DVFS mang lại hiệu quả tiết kiệm năng lượng rất lớn và được ứng dụng rộng rãi trong CPU, GPU cũng như các SoC di động hiện nay.
